1樓：維維豆奶
因為懸空時可以看作是輸入端接一個無窮大的電阻，當輸入電
阻大於ikω時，輸入電平就變為閾值電壓uth即為高電平，所以相當於邏輯1。數位電路中，把電壓的高低用邏輯電平來表示。
邏輯電平包括高電平和低電平這兩種。在ttl閘電路中，把大於3.5伏的電壓規定為邏輯高電平，用數字1表示；把電壓小於0.3伏的電壓規定為邏輯低電平，用數字0表示。
2樓：匿名使用者
因為懸空時相當於為高阻抗，電壓不為零，此時故為1；接地時相當於沒有阻抗，此端電壓與地電位相同、為零，此時故為0。
ttl門的輸入是從射極輸入，如果懸空，輸入端的那個三極體是截止的，這和輸入高電平(即1)的情況是一樣的，也就相當於輸入1。
在數字邏輯電路中，低電平表示0，高電平表示1。一般規定低電平為0~0.25v，高電平為3.5~5v。
如在移動裝置中電池的電壓會隨使用時間的的推移而降低，如果規定高電平最低為3.5v的話可能裝置的使用時間會大大降低，此時規定的高電平電壓會低一點，最低會有1.7v左右。
擴充套件資料
數位電路中，把電壓的高低用邏輯電平來表示。邏輯電平包括高電平和低電平這兩種。不同的元器件形成的數位電路，電壓對應的邏輯電平也不同。
在ttl閘電路中，把大於3.5伏的電壓規定為邏輯高電平，用數字1表示；把電壓小於0.3伏的電壓規定為邏輯低電平，用數字0表示。
數字電平從低電平（數字「0」）變為高電平（數字「1」）的那一瞬間（時刻）叫作上升沿；數字電平從高電平（數字「1」）變為低電平（數字「0」）的那一瞬間叫作下降沿。
3樓：匿名使用者
再給你一個圖看一下，你就明白了。
因為ttl門的輸入是從射極輸入，如果懸空，輸入端的那個三極體是截止的，這和輸入高電平(即1)的情況是一樣的，也就相當於輸入1。你看一下ttl反相器的內部電路就知道了。
如圖，這是ttl反相器的內部結構，你可以看到輸入端確實是射極輸入的，建議你看一下數電中關於閘電路章節的知識
4樓：匿名使用者
這種很容易理解的，懸空為1、接地為0。懸空時相當於為高阻抗，電壓不為零，此時故為1，接地時相當於沒有阻抗，此端電壓與地電位相同、為零，此時故為0
為什麼ttl與非門懸空時相當於邏輯"1"電平?cmos能否這樣處理?
5樓：匿名使用者
ttl與非門懸空時相當於邏抄輯1電平，也就是相當bai於輸入為高電平du。因為ttl器件是
zhi三極體電流放大器件組dao成的電路，與非門的輸入是三極體npn結構的發射極，三極體的基極通過電阻和電源正連線，所以懸空時有電源電壓通過電阻和pn結使輸入為高電平電位。cmos器件不能這樣處理，cmos是電壓放大器件，輸入不能懸空。
組合邏輯電路中為什麼ttl與非閘電路的輸入端懸空時，相當於高電平輸入？
6樓：短短長長長短
在實際電路中，與非門和空閒與非門的輸入引腳應連線到高電平（即通過電阻連線到電源的正電壓）。
進入數字閘電路章節。首先，ttl與非門的兩個輸入端是一個帶有兩個發射器的三極體，並且懸浮端子a的電平被另一個輸入端子b鉗制，因為它們具有相同的基極c，電壓為b＋0．7，a＝c－0．7＝b；y＝（ab）＇＝（bb）＇＝b＇＝（1b）＇＝b＇；因此，所選擇的零端子相當於連線到高電平。
一般來說，我們在製作電路板時用錫來固定無用的腳，而不是把腳連到電路上，也就是說，把腳放在空氣中。
擴充套件資料：
ttl電平訊號是計算機控制裝置內部資料傳輸的理想訊號。首先，由計算機處理器控制的裝置內部的資料傳輸不需要高電源和低熱損耗。另外，ttl電平訊號直接與積體電路相連，無需昂貴的線路驅動和接收電路。
此外，在計算機處理器控制的裝置內部進行高速資料傳輸，ttl介面的操作可以滿足這一要求。在大多數情況下，ttl通訊採用並行資料傳輸，不適合10英尺以上的距離。
這是由於可靠性和成本。由於並聯介面的相位和不對稱問題，影響了系統的可靠性。
在數位電路中，ttl電子元件構成了電路中使用的電平。電平為電壓範圍，規定輸出高電平大於2.4v，輸出低電平小於0.
4v。在室溫下，一般輸出高電平為3.5v，輸出低電平為0.
2v。最小輸入高電平和低電平：輸入高電平》=2.
0v，輸入低電平<=0.8v，噪聲容限為0.4v。
7樓：匿名使用者
ttl與非閘電路的輸入端是三極體的形式，輸入端是發射極，在輸入端的pn結上，有電阻在內部和電源端vdd連線，所以懸空時，vdd通過電阻和pn接，使得ttl與非閘電路的輸入端為高電平。
8樓：
從原理圖上看，如ttl與非門的輸入端是npn 三極體的發射極，三極體的
基極有電阻接電源vcc,
當三極體的輸入端懸空時，三極體的基極到發射極無電流，三極體截止，通過放大反相使得輸出為低電平。所以輸入端懸空相當於邏輯高電平。實際電路中ttl與非門輸入端可以懸空
ttl 閘電路和cmos閘電路輸入端懸空有什麼區別
9樓：匿名使用者
ttl電路對於閒著的輸入端得處理原則是：1：對於與非門可以直接接電源vcc或是接個1--10k電阻接電源。
2：若前級驅動允許可將閒置的輸入端懸空（相當於1）。3：
在外界干擾很小時，與非門的閒置端可以懸空（相當於1）。3：或非門不用的應接地，與或門中不適用的與門至少有一個輸入端接地。
***s端不允許懸空。
10樓：鄭浪啪
1、結構不同。
ttl閘電路是由電晶體構成的邏輯電路，cmos閘電路以mos管作為開關器件的閘電路是cmos閘電路，其中為p-mos管和n-mos管構成互補的結構形式。
2、電壓電流不同。
由於器件的電壓不同，ttl電路和cmos電路定義的高低電平電壓以及電流不一樣.。所謂的需要加ttl訊號就是可以以ttl標準的高或低電平訊號來觸發它，而所謂的ttl訊號是一個電平標準。
請問閘電路輸入端的有個圓圈是什麼意思,不是閘電路後面的圈
輸入端的圓圈表示該輸入低電平有效，為高電平無效，即輸入低電平時該閘電路開啟。數位電路中，與非門的輸入端的小圓圈表示什麼意思？小圓圈表示低電平有效,而邏輯符號的意義不變。在中規模器件中經常見到這樣的表示法，如觸發器 計數器的控制端。像常用的74ls138譯碼器有三個片選端，其中一個是高電平有效，兩個是...
TTL閘電路的兩個問題，電路中電阻的疑惑
1 第一個圖，這個電阻加得沒有價值，邏輯關係不會隨著這部分變化而變化。版2 b的接法是工程權上用的接法，有一定實用價值。從數位電路角度來說，數字邏輯y的值只與a b兩個輸入電壓 高電平或者低電平 有關，邏輯關係是確定的。但在工程上，任何一個io口承受的電流強度都很有限，加入在一個數字邏輯ic的輸入端...
CMOS與非門的多餘輸入端可以懸空處理嗎
一般情況下建議 1 與門空腳接高電平 2 或門空腳接低電平 不建議懸空,會傳入干擾 多餘 的閘電路的輸入端,接地或者vcc,一般都是接地,如果內部有上拉或者下拉,可以忽略 d.因為根據與非門的真值表,只要有一個輸入端為低電平,輸出即為低電平,從而直接影響輸出結果。而接高電平不會,其輸出結果至於敏感的...