1樓：資傲柔蘭祺
真值bai
表abcdresult
00000
00010
00100
00110
01000
01010
01100
01111
10000
10010
10100
10111
11000
11011
11101
11111
卡諾du圖
cd00011110
ab000000
010010
110111
100010
把1圈出來
result=abc+abd+acd+bcd化成zhi與dao非形式，版或者直接圈權0
2樓：太陽相隨
多人通過就是又兩個人以上通過，所以
y=ab+bc+ca
=/取/a和/b與非，結果和c與非，結果再與a和b與非的結果與非。
3樓：黑暗哲學家
真值表：
a b c y
0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 1
1 0 0 0
1 0 1 1
1 1 0 1
1 1 1 1
卡諾圖：
a\bc 00 01 11 10
0 0 0 0 1
1 0 1 1 1
_y = bc + ac
______
== bc·ac
與非閘電路圖
a62616964757a686964616fe58685e5aeb931333236356634
|& | |
1 |&b
用與非門如何設計一個三人表決器電路？
4樓：小文
y = ab + ac + bc
與非門（英語copy：nand gate）是數字bai電路的一種基本邏輯電路。若當輸入du均為高電平（zhi1），則輸出為低
dao電平（0）；若輸入中至少有一個為低電平（0），則輸出為高電平（1）。與非門可以看作是與門和非門的疊加。
與非門是與門和非門的結合，先進行與運算，再進行非運算。與非運算輸入要求有兩個，如果輸入都用0和1表示的話，那麼與運算的結果就是這兩個數的乘積。如1和1（兩端都有訊號），則輸出為0；1和0，則輸出為1；0和0，則輸出為1。
與非門的結果就是對兩個輸入訊號先進行與運算，再對此與運算結果進行非運算的結果。簡單說，與非與非，就是先與後非。
數位電路高手請，用與非門設計一個組合邏輯電路，實現三輸入的多數表決功能
5樓：匿名使用者
這麼簡單的設計：
步驟：1.寫出真值表：（輸入a、b、c 輸出：f）2.根據真值表畫卡諾圖得出最簡表示式：
f=ab+bc+ac
3.把最簡表示式化簡成與非-與非式：
f= [（ab的非）與（bc的非）與（ac的非）] 的非4.根據以上與非-與非表示式畫圖。
13. 用與非門設計四變數的多數表決電路。當輸入變數a、b、c、d有3個或3個以上為1時輸出為1，輸入為其它狀 10
6樓：匿名使用者
附圖的電路可以實現樓主的目的。
前四個3輸入與非門分別與不同組合的三個開關接通，當所有的開關不合上時，與非門輸入端全部被下拉電阻置0。這四個3輸入與非門都輸出1，則後一個4輸入與非門輸出0。
當任意一個3輸入與非門的開關被全部接通（有3票同意），則該與非門的輸入腳全部置1，它將輸出0，這樣後一個4輸入與非門的其中一個輸入腳0電位，則輸出為1，達到樓主設定的目的。
數位電路：試用與非門實現三變數多數表決器，得出其邏輯表示式。
7樓：無畏無知者
三變數 a、b、c，當其中2個及以上的變數=1，就代表多數，則 f = ab＋ac＋bc；
因採用與非門，則 f＝ [（ab）'（ac）'（bc）' ] '；
即，用三個回2輸入與非門接入三個變數，
答然後再將其輸出端連線到一個3輸入與非門即可；
用與非門如何設計三人表決器電路,用與非門如何設計一個三人表決器電路
y ab ac bc 與非門 英語copy nand gate 是數字bai電路的一種基本邏輯電路。若當輸入du均為高電平 zhi1 則輸出為低 dao電平 0 若輸入中至少有一個為低電平 0 則輸出為高電平 1 與非門可以看作是與門和非門的疊加。與非門是與門和非門的結合,先進行與運算,再進行非運算...
怎樣用與非門實現或門的邏輯功能有圖有
剛好四路與非bai門,一個 du就夠。第一路 輸zhi入接a b,輸出為a daob 記 內為1。第二路 容輸入接c d,輸出為c d 記為2。第三路 輸入接1 2,輸出為 a b c d 記為3。第四路 輸入接3 3,輸出就是a b c d 怎樣用與非門實現或門的邏輯功能 與非門與或門之間存在可以...
跪求數電用與門和或門組成與非門的公式或者電路圖，很急，算了很久算不出來，明天實驗用，謝謝大神
用與門和或門是不能組成與非門的，想一輩子也沒用。必須再用非門才行。與門輸出端接一個非門，就是與非門。求與門，或門，非門，與非門，或非門，與或門的含義和電路圖 閘電路是數字邏輯的一種稱呼，有三種基本邏輯關係，即與 或 非，下面用一般電路來解釋 1 與門 與 指同時的意思，a和b或者更多的條件，同時具備...