1樓：無畏無知者
列出狀態值
a2=a， a1=b， a0=c
a，b，c，y
0，0，0，d0=0
0，0，1，d1=0
。。。。
0，1，1，d3=1
。。。。
可看到，b，c 同時 =1 時，y=1，==> y = bc -------（1）
另外，a=1 時，b 或 c =1，則 y=1，==> y = a（b+c）------（2）
（1）+（2）得
y = a（b+c）+ bc ------（3）；
將上述全部狀態值代入（3）以驗證所有結果；
y = a（b+c）+ bc = ab + ac + bc，可看出只要有兩個值=1，那麼輸出=1，這就是所謂的多數表決電路了。
已知用8選一資料選擇器74ls151構成邏輯電路如下圖所示，寫出這個函式邏輯表示式，並將他化成最簡
2樓：匿名使用者
f=∑m(0,2,3,4,6)
=a'b'c'+a'bc'+a'bc+ab'c'+abc'
=(a'b'c'+a'bc'+ab'c'+abc')+(a'bc+ab'c') 【 ab'c'用了2次】
=c'+a'b
由8選1資料選擇器74ls151構成的電路如圖所示，請寫出該電路輸出函式y的邏輯表示式 10
3樓：匿名使用者
這題表示式挺麻煩的說~
以cbad從高位到低位排列最小項為m(1,2,3,6,8,11,13,14),邏輯表示式打不出來，你自己畫畫卡諾圖就能寫出來了。
做法就是先寫出3輸入8行真值表把y表示為d的函式，然後分d=0,1擴充套件成16行真值表即可。
由8選1資料選擇器74ls151構成的圖所示，根據圖中d0~d7的狀態寫出該電路所實現函式y的表示式 求帶過程
4樓：匿名使用者
由圖可知，y＝a』b』c』＋ab』c＋abc。
用8選1資料選擇器ct74ls151和閘電路設計電路，要求輸出邏輯函式為
5樓：無畏無知者
函式式中，有四個輸入變數
；用74ls151來實現「或」的功能，變數abc對應作為74ls151的選通訊號變數，變數d作為8路輸入訊號之一路；
分析邏輯函式 y等式中的每一項：
1）ac非d（選通訊號=ac非，沒有b），因此會分別選通出對應兩路輸入訊號，把這兩路輸入訊號並聯起來，作為d變數輸入；
2）a非b非cd（選通訊號=a非b非c），將選通唯一的輸入訊號，也作為d變數輸入；
3）bc（選通訊號=bc，沒有a），也將分別選通出兩路輸入訊號，這兩路輸入訊號的值取1即可；
用一個151就可實現功能了，無需外加閘電路；
用8選1資料選擇器74ls151設計三輸入多數表決電路
6樓：秀秀的旺仔
如果三個人對一件事情的通過與否進行表決，則按照經驗，如果有兩個或兩個以上的人通過，則該事情最終被通過。下面我們就用數位電子技術的相關知識製作這麼一個表決器。假設通過用高電平「1」來表示，相反，則不通過用低電平「0」來表示。
將地址端a、b、c作為輸入端，將輸入端d0-d7作為控制端，因74ls151低電平有效，故將其使能端g置低電平，輸出為s。
abc共有八種不同的輸入狀態，即：000、001、010、011、100、101、110、111。而我們希望abc為011、101、110、111時，輸出為「1」，其餘輸出為「0」。
則寫成邏輯表示式為：s=a'bc+ab'c+abc'+abc=m3d3+m5d5+m6d6+m7d7
故將d3、d5、d6、d7端接高電平，其餘控制端接低電平，這樣就構成了三輸入的表決器。
7樓：匿名使用者
有011,101,110,111四種情況，所以需要4塊151，分別接d3，d5，d6，d7的高電平，輸出端用151的y，其他的就簡單了
用8選1資料選擇器ct74ls151和閘電路設計電路 5
8樓：楊必宇
f=a'bc+b'c+ac'+a。
=a'bc+(a+a')b'c+a(b+b')c'+a(b+b')(c+c')。
=a'bc+ab'c+a'b'c+abc'+ab'c'+abc。
用閘電路設計組合電路，可能需要用到的閘電路品種比較多，門之間的連線較多，pcb設計難度也大；若只用某一種閘電路，則可能門的數量多，且不同的傳輸路徑上門的級數相差較大，即傳輸時延較大，則出現競爭冒險的可能較大。
用典型組合邏輯積體電路進行電路設計，電路可能比較簡潔，ic的數量會比較少，連線較使用閘電路會有較大的減少。但設計難度比使用閘電路要大。
9樓：匿名使用者
用一片8選1資料選擇器74xx151可以很方便地實現4（及以下）輸入變數、單輸出變數的組合邏輯電路。
實現方法：①將該組合邏輯電路的表示式變換為最小項表示式，例如，邏輯函式
，注意：在表示式的最小項中，自變數（輸入變數）排列順序是abcd（即a是最高位msb，d是最低位lsb）；如果有兩個最小項出現d不同的邏輯相鄰，則可消去d，如本式中的m14與m15。
②列出74xx151的輸出函式表示式，
其中：s2、s1、s0（在multisim中是a、b、c）分別是74xx151的地址碼的高、中、低位，d0~d7 是8個資料輸入。注意：
74xx151地址碼中的abc排列順序與①中是相反的。
③令s2=a、s1=b、s0=c；比較上面兩式，可知若再使d0=d1=d5=d'（這裡的'代表「非」號）、d2=d3=d4=d、d6=0、d7=1，則兩式相等，其中的d'由一個反相器（非門）將d取反後得到。
10樓：匿名使用者
電路圖如圖所示，a為最高位，d為最低位；abc為資料選擇器的三個選通控制端，d作為輸入端。這樣就可以實現上述功能。
希望這能給你些幫助。
用8選1資料選擇器74ls151實現邏輯函式：f=a『bc+b'c+ac'+a
11樓：匿名使用者
f=a'bc+b'c+ac'+a
=a'bc+(a+a')b'c+a(b+b')c'+a(b+b')(c+c')
=a'bc+ab'c+a'b'c+abc'+ab'c'+abc將a,b,c看做是三位地址線
地址是011,101,001,110,100,111的都接1，其餘的都接0。
擴充套件資料：
邏輯運算
與運內算(邏輯乘)，布林表示式
以三容變數為例，布林表示式為
f=abc
此式說明：當邏輯變數a、b、c同時為1時，邏輯函式輸出f才為1。其他情況下，f均為0。
工程應用中與運算用與閘電路來實現。邏輯圖符和真值表如下所示：
三元變數與運算真值表
輸入 輸出
a b c f
0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 0
1 0 0 0
1 0 1 0
1 1 0 0
1 1 1 1
推廣到n個邏輯變數情況，與運算的布林代數表示式為：
f=a1a2a3....an
由8選1資料選擇器74ls151構成的電路如圖所示，請寫出該
這題表示式挺麻煩的說 以cbad從高位到低位排列最小項為m 1,2,3,6,8,11,13,14 邏輯表示式打不出來，你自己畫畫卡諾圖就能寫出來了。做法就是先寫出3輸入8行真值表把y表示為d的函式，然後分d 0,1擴充套件成16行真值表即可。由8選1資料選擇器74ls151構成的圖所示，根據圖中d0...
74ls247晶片中的BIRBO引腳是什麼意思
bi rbo為74ls247的消抄 隱輸入及脈衝消隱輸出引腳。襲 當 bi 為低電電bai平,不管其du它輸入端狀態如何,a g 均為截zhi止態。dao 當 rbi 和地址端 a d 均為低電平,並且燈測試 lt 為高電平時,a g 均為截止態,脈衝消隱輸出 rbo 為低電平。當 bi 為高電平開...
HD74LS04P是什麼門,實現什麼功能
hd74ls04p是六反向器,也就是6個非門。非門的作用是倒相,就是輸入高電平 則輸出低電平,輸版入低電平則輸出高電平。該器件權一般是14個腳,一個電源 一個地,其餘12個腳分別是6個非門的輸入端和輸出端。是6非門 反相器 工作電來 壓源5v,內部含有6個 s反相器,作 bai用就是反相把 du1變...