各位高手,求解釋 altium designer09在原理圖匯入到pcb中各個元器件之間的連線沒了

2021-04-14 16:15:17 字數 1607 閱讀 3637

1樓:闇輝

好多年前的問題了,不知道樓主還有關注沒,看了樓主元器件的網路是有的,感覺這內個可能是容

隱藏飛線了,在pcb中按下按鍵「n」出現顯示或者隱藏飛線介面,選擇顯示連線,全部就可以看到各個元器件的連線了

要是還有其他朋友也出現這個問題可以試試

2樓:匿名使用者

快捷鍵l,然後點對話方塊頂端中間show/hide欄,再點「all final」。點ok。

看看你的問題解決了嗎?

3樓:匿名使用者

我只出現過部分元器件導線不見的情況、是因為封裝錯誤或者是自己畫的晶片的引腳序號錯了。或者是引腳畫反了。

4樓:匿名使用者

按l,看圖示選項是否打上勾了。

5樓:匿名使用者

你是不是沒把pcb和原理圖建到work space下的project裡?

6樓:匿名使用者

樓主,解決了嗎,我也出現這個問題了

求助各位altium designer的高手,原理圖匯入pcb後,由於晶片引腳太小總是報錯(變綠)怎麼辦?

7樓:匿名使用者

1.首先設定兩個bai不同的優先順序du順序的設zhi置,如上圖

2.在第一個dao優先順序設定上設定你需專要屬的全域性佈局中元器件所需要的間距,並在這個打勾,說明忽略封裝裡面的pad之間的距離

3.在第二個優先順序上的最小間距上填上你器件引腳間的間距,可以自己量,然後勾去掉,最後按ok,就行了。

8樓:匿名使用者

這樣的drc 錯誤

抄是 規則設定裡

襲的 electrical/clearance/clearance 最小間bai距引數引du起的。

比較簡單zhi的做法,一是disable 這條規則,二是把最小間距改得更小。

但是這dao兩個做法都是全域性修改,整個pcb 設計的線路間距都會受到影響,只要間距不小於設定的值都將不會報錯。

比較推薦的做法是,只針對這個晶片,在 electrical/clearance 下新建一條規則,兩個條件分別是 all,incomponent(u1),間距設定成小於等於晶片引腳間距的值。(注:u1是我隨意填的,這裡實際要填這個晶片在pcb 上的 designator。

)只要這條規則優先順序高於全域性規則的那條,就既可以滿足該晶片引腳不報錯的要求,又不會影響全域性的drc 檢查。

請各位高手幫忙解決,我在使用altium designer匯入pcb時,出現下圖的綠色警告,請問該怎麼設定?

9樓:匿名使用者

這是錯誤是很明顯的哈,違反了pcb佈線規則,焊盤之間的間距違反了你規則中規定的間距,有兩種方案:1,重新設定規則間距2、移動焊盤,前提是保證移動了之後不會造成元件上的影響。

為什麼 altium designer進去之後很多功能顯示是灰色的啊,各位高手幫幫忙吧

10樓:西門不敗

有這麼幾個原因:1、軟體沒有破解

2、使用的環境不同,比如畫原理圖時.pcb相關的功能就是灰色的,反之亦然

各位大神請問為什麼我用的altiumdesigner的

那看下安裝license沒有,要有license才可以用 你只是安裝了,並沒有破解。這個軟體需要破解的。altium designer 10 新建原理圖 是灰色的不能選怎麼回事 你的軟體沒有進行破解的。在add standalone license file中新增.alf檔案 為什麼 altium ...

請各位高手幫我解釋一段古文各位高手來幫我解釋一下這篇古文吧

一句一句翻譯有難度,因為其中朝親五利,夕拜文成等句因不甚知漢武生平所以怕有所錯誤。所列諸句,大抵意思是說四海歸順,國泰民安,但是漢武崇尚奢侈生活方式,尤其敬重鬼神 我所附連結裡對這點有詳盡解釋 朝親五利,夕拜文成兩句不知所指具體什麼事件,所以不好翻譯,孝武纂極,四海承平。總括,說漢武帝登基並非合法手...

跪求解夢高手幫我解釋一下阿

首先,每一次解夢都會有這一段的,那就是 夢只是潛意識的一種願望的滿足,而不是預回 言或者預兆或者死人答託夢什麼的。那麼這個夢應該怎麼解釋呢?竊以為,那兩隻小白貓是一種禮物或者贈品或者你想要的一些物件但是在潛意識裡面,對於這些物件有一種排斥感,潛意識裡面覺得它們是有害的 所以在夢中會夢見摸它們的時候變...