1樓：匿名使用者
單單從這個錯誤上看，很可能問題是因為你把某個輸出埠定義曾為暫存器了而不是wire型別，在例項化count_60時，埠列表中的out埠例項化成了sec_n，而在這裡你把sec_n定義成了暫存器，這個是不允許的。可以將reg [7:0] hou_n,min_n,sec_n,hou_a,min_a;中的sec_n改為wire[7:
0]sec_n，其他變數也可能會出現這個問題，我沒有細看，但是粗看一下有很多問題。這裡給你指出一個，在count_60模組你應該是想定義60的計數器，但是其中8『h59應該是表示16進位制的59，換算成十進位制的值應該是89，應該寫成8』d59。
2樓：匿名使用者
問題主要出在assign count_100_carry=((out==8'h99)&&(clk_count_100==1))?1:0; 裡的
8』h99 那個撇你用了波浪號鍵的那個。。。 所以出現了九十幾個錯誤。。。
然後就是呼叫其他模組的時候 宣告出現了問題。。。 你用了 reg。。。 所以出現了上面那樣的錯誤。。。
你先改改看看。。 如果不行 把你的郵箱告訴我。。 我把改完的程式給你發過去。。。。
3樓：匿名使用者
是不是埠連線宣告有問題啊，我的意思是比如你連線了(*.clear,load,load_data.*)為(*.1.1.0.*)
load_data是out都是8位的，0是16位訊號
verilog怎樣實現頂層檔案呼叫其他模組？急！
4樓：
例化方法。
比如你寫的子程式模組module a，在module b中：
module b（········）；
.........
.........
a 例化名字
(a的埠說明
);endmodule
5樓：
例化，比如a呼叫b，那就把b在a中例化
verilog 中頂層模組例項引用多個模組時埠怎麼連線
6樓：匿名使用者
直接例化就可以，埠用wire型
請教下verilog設計高手，我編寫的頂層呼叫模組程式分析成功後也能產生模組，但是編譯時卻有錯誤：error (12
7樓：匿名使用者
建議換呼叫方式的語法，
很可能是img_rom u3(d1[13:0],inclk0,b1,q);的順序有問題，
推測應該為img_rom u3(inclk0, b1, d1[13:0], q);；
建議（舉例）
img_rom
u3(.clk(inclk0),
.wr_en(b1),
.data_in(d1),
.data_out(q)
);以同樣的方式進行模組呼叫就不會出錯了。
8樓：風雷小草
字面上意思是說重複宣告瞭「show」實體，你自己檢查一下看是不是。
Verilog語法中case語句是不是隻執行一條語句
預設是的。包括if else 也是一樣。但是可以利用begin end結構讓其執行中間所有的語句。不知道你是不是這個意思，歡迎追問 是的，他和c語言不一樣，c語言是隻要這一條滿足條件，下滿的語句都會執行 我猜你想問的是case 條件 1 2 上面 是不是隻能執行一條語句，是嗎？答案是，不是，可以執行...
文章中引用詩句的作用，文章中引用詩句的作用？
1可使所表達的語言簡潔凝練 生動活潑，增添感染力。2對說理表情達意都很有幫助，為自己的觀點和看法提供有力的論據，增強說服力 3使論據確鑿充分，增強說服力。4具有畫龍點睛之效，能夠啟人心智 昇華主題5引用，對說理表情達意都很有幫助，為自己的觀點和看法提供有力的論據，增強說服力。引用的作用是使論據確鑿充...
ecel中引用絕對引用是哪個鍵，excel中引用絕對引用是哪個鍵
excel絕對引用和相對引用以及混合引用 在excel中絕對引用的快捷鍵是f4。按f4鍵。在單元格輸入公式後，在編輯狀態下，游標定痊在版要引用的位置上，在鍵盤上按下f4鍵引用絕對值。按權下f4鍵如果顯示在後面的字元，則再按下f4，直到 顯示在需要的位置上.絕對引用 單元格中的絕對單元格引用 例如 a...