1樓：橘落淮南常成枳
與ttl相比，cmos的輸入阻抗高，使其扇出能力比ttl強。
此外，其閾值電壓與電源電壓有正比關係，比如低電平閾值0.3vdd，高電平閾值0.7vdd。
ttl輸入端可以開路，相當於輸入高電平，而cmos輸入端不允許開路，否則可能會造成電路不穩定甚至損壞，一般需要上拉或下拉電阻。
2樓：不太確定的猴子
閘電路可以有一個或多個輸入端，但只有一個輸出端。閘電路的各輸入端所加的脈衝訊號只有滿足一定的條件時，「門」才開啟，即才有脈衝訊號輸出。
從邏輯學上講，輸入端滿足一定的條件是「原因」，有訊號輸出是「結果」，閘電路的作用是實現某種因果關係──邏輯關係。所以閘電路是一種邏輯電路。基本的邏輯關係有三種：
與邏輯、或邏輯、非邏輯。與此相對應，基本的閘電路有與門、或門、非門。
3樓：匿名使用者
coms積體電路是用mos管，而ttl電路是用三極體。所以coms電路功耗低、適用電壓範圍寬，高低電平接近理想曲線，由於輸入阻抗高，輸入端懸空容易受到干擾，不能懸空。 coms速度比ttl低，只要速度夠用，設計電路就應該選擇coms器件。
比較ttl電路和cmos電路的主要特點
4樓：匿名使用者
ttl閘電路的空載功耗較cmos門的靜態功耗是較大的；cmos的噪聲容限更大，抗干擾能力更強；ttl的速度高於cmos；cmos驅動負載能力更強……
1. ttl邏輯電平即transistor-transistor logic。最小輸出高電平vohmin：
2.4v ，輸出低電平volmax：0.
4v。在室溫下，一般輸出高電平是3.5v 輸出低電平是0.
2v。最小輸入高電平vihmin：2.
0v ，最大輸入低電平vilmax：0.8v ；它的噪聲容限是0.
4v。2. cmos邏輯電平即complementary metal-oxide-semiconductor 。邏輯電平電壓接近於電源電壓，0邏輯電平接近於0v。
而且具有很寬的噪聲容限。
3. 電平轉換電路： 因為ttl和coms的高低電平的值不一樣（ttl 5vcmos 3.
3v），所以互相連線時需要電平的轉換：就是用兩個電阻對電平分壓，沒有什麼高深的東西。
4. oc門即集電極開路閘電路；od門即漏極開路閘電路，必須外界上拉電阻和電源才能將開關電平作為高低電平用。否則它一般只作為開關大電壓和大電流負載，所以又叫做驅動閘電路。
5. ttl和coms電路比較：
1）ttl電路是電流控制器件，而coms電路是電壓控制器件。
2）ttl電路的速度快，傳輸延遲時間短(5-10ns)，但是功耗大。 coms電路的速度慢，傳輸延遲時間長(25-50ns),但功耗低。 coms電路本身的功耗與輸入訊號的脈衝頻率有關，頻率越高，晶片集越熱，這是正常現象。
3）coms電路的鎖定效應：coms電路由於輸入太大的電流，內部的電流急劇增大，除非切斷電源，電流一直在增大。這種效應就是鎖定效應。
當產 生鎖定效應時，coms的內部電流能達到40ma以上，很容易燒燬晶片。
ttl閘電路和cmos閘電路的輸入特性有何區別？
5樓：匿名使用者
ttl電路輸入阻抗較低。
coms電路輸入阻抗很高。
6樓：永昌奇
ttl電路速度較快，cmos相對較慢，ttl電路功耗比cmos電路大。
ttl電路基本單元是電晶體，cmos電路基本單元是mos場效電晶體。
ttl電路和cmos電路的優缺點是什麼
7樓：匿名使用者
積體電路
按電晶體bai的性質分為ttl和
ducmos兩大類，zhittl以速度見長，cmos以功耗低而著稱，其dao中cmos電路以其優版良的特性成為權
目前應用最廣泛的積體電路。
cmos是complementary metal oxide semiconductor（互補金氧半導體）的縮寫。(pmos管和nmos管)共同構成的互補型mos積體電路製造工藝，它的特點是低功耗。由於cmos中一對mos組成的閘電路在瞬間看，要麼pmos導通，要麼nmos導通，要麼都截至，比線性的三極體(bjt)效率要高得多，因此功耗很低。
ttl全稱transistor-transistor logic,即bjt-bjt邏輯閘電路，是數位電子技術中常用的一種邏輯閘電路，應用較早，技術已比較成熟。ttl主要有bjt（bipolar junction transistor 即雙極結型電晶體，晶體三極體）和電阻構成，具有速度快的特點。最早的ttl閘電路是74系列，後來出現了74h系列，74l系列，74ls,74as,74als等系列。
但是由於ttl功耗大等缺點，正逐漸被cmos電路取代。
ttl閘電路與cmos閘電路各有什麼特點，它們
8樓：匿名使用者
特點得細究很多東西,就是相關器件效能問題.ttl門是由晶體三極體和一些電內阻組成,而容cmos門是mos門的一種,由p型和n型溝道兩種絕緣柵場效電晶體（有些有電阻）組成.所以,ttl門輸出內阻較低(一般只有幾歐到幾十歐）,電壓擺幅較小,靜態功耗相對較大(1~22mw）,抗干擾能力較弱；cmos門輸出內阻很大,電壓擺幅較大(3~20v),靜態功耗很小抗干擾能力較強.
等等.它們多餘的輸入端處理大致相同,或門、或非門及與或非門可接低電平或,具體措施是通過小於500歐（cmos接任意大小的電阻）的電阻接地或直接接地.與門和與非門接高電平,具體措施是通過電阻（約幾千歐）接ucc或udd,ttl 門還可以通過大於2千歐的電阻接地.
大致就這樣,在有需要和允許的情況下還可以和有用端並聯連線.
CCD與CMOS的區別，CCD和CMOS有什麼區別？
ccd與cmos的區別有 1 靈敏度差異 由於cmos感測器的每個象素由四個電晶體與一個感光二極體構成 含放大器與a d轉換電路 使得每個象素的感光區域遠小於象素本身的表面積，因此在象素尺寸相同的情況下，cmos感測器的靈敏度要低於ccd感測器。2 成本差異 由於cmos感測器採用一般半導體電路最常...
數碼相機CCD的好還是CMOS的好
由兩種感光器件的工作原理可以看出，ccd的優勢在於成像 但是由於製造工藝複雜，只有少數的廠商能夠掌握，所以導致製造成本居高不下，特別是大型ccd，非常高昂。在相同解析度下，cmos 比ccd便宜，但是cmos器件產生的影象質量相比ccd來說要低一些。到目前為止，市面上絕大多數的消費級別以及高階數碼相...
CMOS與非門的多餘輸入端可以懸空處理嗎
一般情況下建議 1 與門空腳接高電平 2 或門空腳接低電平 不建議懸空,會傳入干擾 多餘 的閘電路的輸入端,接地或者vcc,一般都是接地,如果內部有上拉或者下拉,可以忽略 d.因為根據與非門的真值表,只要有一個輸入端為低電平,輸出即為低電平,從而直接影響輸出結果。而接高電平不會,其輸出結果至於敏感的...